Kod: 01398433
Logic Synthesis and Verification Algorithms is a textbook designed for courses on VLSI Logic Synthesis and Verification, Design Automation, CAD and advanced level discrete mathematics. It also serves as a basic reference work in d ... więcej
102.77 €
Dostępność:
50 % szansaOtrzymaliśmy informację, że książka może być ponownie dostępna. Na podstawie państwa zamówienia, postaramy się książkę sprowadzić w terminie do 6 tygodni. Gwarancja pełnego zwrotu pieniędzy, jeśli książka nie zostanie zabezpieczona.Wpisz swój adres e-mail, aby otrzymać od nas powiadomienie,
gdy książka będzie dostępna. Proste, prawda?
Za ten zakup dostaniesz 254 punkty
Logic Synthesis and Verification Algorithms is a textbook designed for courses on VLSI Logic Synthesis and Verification, Design Automation, CAD and advanced level discrete mathematics. It also serves as a basic reference work in design automation for both professionals and students. §Logic Synthesis and Verification Algorithms is about the theoretical underpinnings of VLSI (Very Large Scale Integrated Circuits). It combines and integrates modern developments in logic synthesis and formal verification with the more traditional matter of Switching and Finite Automata Theory. The book also provides background material on Boolean algebra and discrete mathematics. §A unique feature of this text is the large collection of solved problems. §Throughout the text the algorithms covered are the subject of one or more problems based on the use of available synthesis programs.
Kategoria Książki po angielsku Technology, engineering, agriculture Electronics & communications engineering Electronics engineering
102.77 €
Osobní odběr Bratislava a 2642 dalších
Copyright ©2008-24 najlacnejsie-knihy.sk Wszelkie prawa zastrzeżonePrywatnieCookies
Nákupní košík ( prázdný )