Mohlo by sa vám tiež páčiť

Viac informácií o knihe Formal Semantics and Proof Techniques for Optimizing VHDL Models

• Parametre knihy
• Anotácia kniha
• Obľúbené z iného súdka

Nákupom získate 249 bodov

Anotácia knihy

Written expressly for hardware designers, this book presents a formal model of VHDL clearly specifying both the static and dynamic semantics of VHDL. It provides a mathematical framework for representing VHDL constructs and shows how those constructs can be formally manipulated to reason about VHDL.

Parametre knihy

Zaradenie knihy Knihy po anglicky Technology, engineering, agriculture Electronics & communications engineering Electronics engineering

• Celý názov: Formal Semantics and Proof Techniques for Optimizing VHDL Models
• Autor: Kothanda Umamageswaran, Sheetanshu L. Pandey, Philip A. Wilsey
• Jazyk: Angličtina
• Väzba: Brožovaná
• Počet strán: 158
• EAN: 9781461373315
• ISBN: 146137331X
• ID: 06796876
• Nakladateľ: Springer-Verlag New York Inc.
• Hmotnosť: 290 g
• Rozmery: 235 × 155 × 11 mm
• Dátum vydania: 30. November 1998

Obľúbené z iného súdka

---

---

---