Logic Design and Verification Using SystemVerilog (Revised) / Najlacnejšie knihy
Logic Design and Verification Using SystemVerilog (Revised)

Kód: 17581064

Logic Design and Verification Using SystemVerilog (Revised)

Autor Donald Thomas

SystemVerilog is a Hardware Description Language that enables designers to work at the higher levels of logic design abstractions that match the increased complexity of current day integrated circuit and field-programmable gate ar ... celý popis

61 €

Bežne: 65.61 €

Ušetríte 4.61 €


Skladom u dodávateľa
Odosielame za 9 - 15 dní
Pridať medzi želanie

Mohlo by sa vám tiež páčiť

Darujte túto knihu ešte dnes
  1. Objednajte knihu a vyberte Zaslať ako darček.
  2. Obratom obdržíte darovací poukaz na knihu, ktorý môžete ihneď odovzdať obdarovanému.
  3. Knihu zašleme na adresu obdarovaného, o nič sa nestaráte.

Viac informácií

Viac informácií o knihe Logic Design and Verification Using SystemVerilog (Revised)

Nákupom získate 148 bodov

Anotácia knihy

SystemVerilog is a Hardware Description Language that enables designers to work at the higher levels of logic design abstractions that match the increased complexity of current day integrated circuit and field-programmable gate array (FPGA) designs. The ma

Parametre knihy

61 €

Obľúbené z iného súdka

O tomto obchode



Nákupný poradca
Prehľady
Knihy podľa jazyka
Platba
Doručenie 2.99 €

Osobný odber Bratislava a 12744 dalších

Slovensko
България Hrvatska România Magyarország Polska Česko

Copyright ©2008-26 najlacnejsie-knihy.sk Všetky práva vyhradenéSúkromieCookies

Môj účet: Prihlásiť sa
Všetky knihy sveta na jednom mieste. Navyše za skvelé ceny.

Nákupný košík ( prázdny )

Vyzdvihnutie v Zásielkovni
zadarmo nad 59,99 €.

Nachádzate sa: